Написать рефераты, курсовые и дипломы самостоятельно.  Антиплагиат.
Студенточка.ru: на главную страницу. Написать самостоятельно рефераты, курсовые, дипломы  в кратчайшие сроки
Рефераты, курсовые, дипломные работы студентов: научиться писать  самостоятельно.
Контакты Образцы работ Бесплатные материалы
Консультации Специальности Банк рефератов
Карта сайта Статьи Подбор литературы
Научим писать рефераты, курсовые и дипломы.


подбор литературы периодические источники литература по предмету

Network Partitioning & IP Placement in Network-on-Chip (NoC)



Год выпуска: 2012
Автор: Asrani Hj Lit
Издательство: LAP Lambert Academic Publishing
Страниц: 68
ISBN: 9783659126499
Описание
Among the hardest problem in Networks-on-Chip (NoC) design is to customize the topological structure of the on-chip network in order to fulfill application demand on minimal possible cost. The area cost of NoC is cut down by using Network Partitioning methods where it splits the large network into smaller division. The enhancement in area cost is reached by trimming both router area and the number of global links. From the performance context, Multi-Level Network Partitioning offers a better solution by implemented the concept of clustering. This can be done by putting those heavily communicated cores into the same portion. Therefore, the average internode distances could be minimized. This directly imply a better performance due its to shortest path. For evaluation purpose, some performance metrics are employed which are throughputs, average queue size, probability of packet lost and waiting time. As validation, the proposed technique is experimented with various real...


Похожие книги

  1. Stephen Furber. ARM System-on-Chip Architecture. – М.: Addison Wesley, 2000. – 432 с.
  2. Giovanni De Micheli. Networks on Chips: Technology and Tools (The Morgan Kaufmann Series in Systems on Silicon). – М.: , 2006. – 408 с.
  3. Asrani Hj Lit. Network Partitioning & IP Placement in Network-on-Chip (NoC). – М.: LAP Lambert Academic Publishing, 2012. – 68 с.
  4. Rabab Ezz-Eldin,Magdy A. El-Moursy and Amr M. Gody. High-Performance and Low-Power Network on Chip Switch. – М.: LAP Lambert Academic Publishing, 2012. – 120 с.
  5. Sheraz Anjum. Modeling and Evaluation of Networks on Chip. – М.: LAP Lambert Academic Publishing, 2013. – 108 с.
  6. Souradip Sarkar. Network on chip based hardware accelerators for Computational Biology. – М.: LAP Lambert Academic Publishing, 2014. – 108 с.
  7. Abdul Naeem. Shared Memory Consistency Models. – М.: LAP Lambert Academic Publishing, 2013. – 260 с.
  8. Nurbaizura Ramji and Asrani Lit. Performance Optimization in Network-on-Chip (NoC) Architecture. – М.: LAP Lambert Academic Publishing, 2014. – 88 с.
  9. Mohamed Abd El Ghany,Darek Korzec and Mohammed Ismail. High Throughput Low Power Architecture for Network-on-chip. – М.: LAP Lambert Academic Publishing, 2012. – 180 с.
  10. Norfaeiza Sedi and Asrani Lit. Power Optimization in NoC by using Network Partitioning Approach. – М.: LAP Lambert Academic Publishing, 2014. – 56 с.
  11. Ayman A. Salem,Mohamed A. Abd El Ghany and Klaus Hofmann. Design and Implementation of Coding Algorithms for Network on Chip. – М.: LAP Lambert Academic Publishing, 2014. – 192 с.
  12. Andreas Panteli. NoCAlert. – М.: Scholars' Press, 2013. – 152 с.
  13. Francisco Trivino Garcia,Jose Luis Sanchez Garcia and Francisco Jose Alfaro Cortes. Reconfiguration, Virtualization, and Fault-Tolerance Support for NoCs. – М.: LAP Lambert Academic Publishing, 2013. – 220 с.
  14. Alexandre Amory,Marcelo Lubaszewski and Fernando Moraes. Testing Chips with Mesh-Based Network-on-Chip. – М.: LAP Lambert Academic Publishing, 2009. – 172 с.
  15. Rabindra Kumar Jena. Design Space Exploration of Network-on-Chip at System level. – М.: LAP Lambert Academic Publishing, 2012. – 160 с.
  16. Jaume Joven,David Castells-Rufas and Jordi Carrabina. System-Level Software and Architectural Support for NoC-based MPSoCs. – М.: LAP Lambert Academic Publishing, 2011. – 228 с.
  17. Asrani Lit,Fariza Mahyan and Termimi Hidayat Mahyan. Delay Aware Topology Generation for Network on Chip. – М.: , 2015. – 72 с.

Образцы работ

Тема и предметТип и объем работы
Понятие и история брендинга. Анализ создания и стратегия продвижения бренда ***
Электроснабжение городов и промышленных предприятий
Другое
72 стр.
Математические модели океанических течений
Переводоведение (теория перевода)
Курсовая работа
42 стр.
Комплекс маркетинговых коммуникаций в продвижении цифровых СМИ
Маркетинг
Диплом
74 стр.
Продвижение брендов в шоу-бизнесе
Электроснабжение городов и промышленных предприятий
Диплом
79 стр.



Задайте свой вопрос по вашей теме

Гладышева Марина Михайловна

marina@studentochka.ru
+7 911 822-56-12
с 9 до 21 ч. по Москве.
Контакты
marina@studentochka.ru
+7 911 822-56-12
с 9 до 21 ч. по Москве.
Поделиться
Мы в социальных сетях
Реклама



Отзывы
Егор
Еще раз спасибо Вам большое. Мне очень повезло с Вами)